

1º MINI-TESTE DE ARQUITECTURA E TECNOLOGIA DE COMPUTADORES

Turma: LECC

[Pontuação máxima: 50]

Data: 23 Agosto 2025

2º Semestre

Guião de correcção

Duração: 40 min.

Docente: Eng. Emírcio Zeca Vieira

2º Semestre

NOME:

Nº

Resolva as questões de múltipla escolha e dissertativas, considerando os conceitos abordados durante as aulas.

1. **O chamado “gargalo de von Neumann” refere-se a:** 4
 - a) O limite físico da CPU em processar instruções de ponto flutuante.
 - b) A limitação da velocidade de comunicação entre CPU e memória devido ao uso de um único barramento.**
 - c) A falta de suporte a múltiplos processadores.
 - d) A ineficiência do uso de cache em arquiteturas modernas.
 - e) A ausência de paralelismo entre as unidades funcionais.
2. **Em relação à arquitetura Harvard modificada, qual das alternativas descreve correctamente sua principal vantagem?** 4
 - a) Permite execução de múltiplos programas simultaneamente.
 - b) Reduz o gargalo entre instruções e dados ao permitir acesso paralelo a memórias distintas.**
 - c) Substitui a Unidade de Controlo por lógica programável.
 - d) Dispensa a necessidade de barramentos internos.
 - e) É usada exclusivamente em computadores pessoais modernos.
3. **Qual característica distingue um processador RISC de um processador CISC?** 4
 - a) RISC possui instruções mais simples e rápidas, geralmente em um único ciclo de clock.**
 - b) RISC implementa linguagens de programação de alto nível directamente.
 - c) CISC utiliza barramentos dedicados a dados e instruções.
 - d) CISC nunca utiliza técnicas de *pipeline*.
 - e) RISC é restrito a supercomputadores.
4. **O pipeline em CPUs modernas tem como principal objectivo:** 4
 - a) Reduzir o tamanho da memória cache.
 - b) Executar várias instruções em paralelo sobrepondo suas etapas.**
 - c) Aumentar a frequência do *clock*.
 - d) Reduzir a necessidade de unidades de controlo complexas.
 - e) Substituir a execução especulativa.
5. **Qual é o impacto de falhas de predição de desvio (*branch prediction*) em pipelines modernos?** 4
 - a) Não afecta o desempenho, pois o *pipeline* continua em execução.
 - b) Aumenta a eficiência, pois força a CPU a recalcular o caminho correcto.
 - c) Introduz bolhas (*stalls*) no pipeline, diminuindo o desempenho.**
 - d) Elimina a necessidade de cache L1.
 - e) Melhora a taxa de instruções por ciclo.
6. **A memória cache L1 geralmente é mais rápida que L2 e L3 porque:** 4
 - a) É construída com DRAM em vez de SRAM.**

- b) **Está localizada mais próxima fisicamente ao núcleo da CPU.**
 c) Possui maior capacidade de armazenamento.
 d) Opera em frequência independente do *clock* da CPU.
 e) É compartilhada entre todos os núcleos.
7. **Em processadores *multi-core*, a coerência de cache é necessária para:** 4
 a) Garantir que múltiplos núcleos não executem instruções em paralelo.
 b) **Assegurar que todas as cópias de uma mesma posição de memória tenham valores consistentes.**
 c) Eliminar a necessidade de memória principal.
 d) Substituir o barramento de dados por interconexões ponto a ponto.
 e) Garantir acesso exclusivo à memória ROM.
8. **Em relação aos registradores da CPU, qual afirmação é correcta?** 4
 a) São mais lentos que a memória cache L1.
 b) Servem apenas para armazenar instruções, não dados.
 c) **São áreas de armazenamento extremamente rápidas e de pequena capacidade.**
 d) Substituem o barramento de endereços.
 e) Podem ser directamente acedidos pelo sistema operativo, mas não pelo compilador.
9. **O conceito de paralelismo a nível de instrução (ILP) busca:** 4
 a) Aumentar a velocidade do *clock* da CPU.
 b) **Executar múltiplas instruções simultaneamente dentro de um único núcleo.**
 c) Ampliar a capacidade de endereçamento de memória.
 d) Eliminar a necessidade de *pipelines*.
 e) Substituir o multiprocessamento simétrico (SMP).
10. **Uma vantagem prática da arquitetura Harvard sobre a von Neumann é:** 4
 a) Maior simplicidade de implementação.
 b) **Possibilidade de acesso simultâneo a dados e instruções em ciclos distintos.**
 c) Maior compatibilidade com sistemas operacionais modernos.
 d) Dispensa a necessidade de registradores.
 e) Utilização exclusiva em computadores quânticos.
11. **Analise a importância da memória cache multinível (L1, L2, L3) no contexto do gargalo de von Neumann.** 10

O gargalo de von Neumann é causado pela velocidade inferior da memória principal em relação à CPU.

As caches (L1, L2, L3) actuam como níveis de memória intermediária:

- **L1:** menor e mais rápida, próxima do núcleo.
- **L2:** maior, mas mais lenta que L1.
- **L3:** compartilhada entre núcleos, maior capacidade, mas mais lenta.
- Essa hierarquia minimiza acessos à RAM, reduzindo a latência e aumentando o *throughput* da CPU.
- Sem caches, a CPU passaria muito tempo **ociosa** esperando dados.

BOM TRABALHO!

"Avance com confiança, o seu conhecimento é a chave para o sucesso!"